Un nuovo tipo di chip per computer 3D che combina due nanotecnologie all'avanguardia potrebbe aumentare notevolmente la velocità e l'efficienza energetica dei processori, secondo un nuovo studio.
I chip di oggi separano la memoria (che memorizza i dati) e i circuiti logici (che elaborano i dati), e i dati vengono spostati avanti e indietro tra questi due componenti per eseguire operazioni. Ma a causa del numero limitato di connessioni tra memoria e circuiti logici, questo sta diventando un grosso collo di bottiglia, in particolare perché i computer dovrebbero gestire quantità di dati sempre crescenti.
In precedenza, questa limitazione era mascherata dagli effetti della legge di Moore, secondo la quale il numero di transistor che possono adattarsi a un chip raddoppia ogni due anni, con un conseguente aumento delle prestazioni. Ma quando i produttori di chip hanno raggiunto limiti fisici fondamentali su come ottenere piccoli transistor, questa tendenza ha rallentato.
Il nuovo prototipo di chip, progettato dagli ingegneri della Stanford University e del Massachusetts Institute of Technology, affronta entrambi i problemi simultaneamente sovrapponendo i circuiti di memoria e logica uno sopra l'altro, anziché uno accanto all'altro.
Non solo questo fa un uso efficiente dello spazio, ma aumenta anche notevolmente la superficie per le connessioni tra i componenti, hanno detto i ricercatori. Un circuito logico convenzionale avrebbe un numero limitato di pin su ciascun bordo attraverso il quale trasferire i dati; al contrario, i ricercatori non si sono limitati all'utilizzo dei bordi e sono stati in grado di impacchettare densamente i fili verticali che vanno dallo strato logico allo strato di memoria.
"Con memoria e elaborazione separate, un chip è quasi come due città molto popolate, ma ci sono pochissimi ponti tra loro", ha detto a Live Science il leader dello studio Subhasish Mitra, professore di ingegneria elettrica e informatica a Stanford. "Ora, non abbiamo solo unito queste due città, ma abbiamo costruito molti più ponti in modo che il traffico possa andare molto più efficientemente tra di loro."
Inoltre, i ricercatori hanno utilizzato circuiti logici costruiti con transistor a nanotubi di carbonio, insieme a una tecnologia emergente chiamata memoria ad accesso casuale resistivo (RRAM), entrambi molto più efficienti dal punto di vista energetico rispetto alle tecnologie al silicio. Questo è importante perché l'enorme energia necessaria per gestire i data center costituisce un'altra grande sfida per le aziende tecnologiche.
"Per ottenere il prossimo miglioramento 1000 volte delle prestazioni di elaborazione in termini di efficienza energetica, che sta facendo funzionare le cose a bassissima energia e allo stesso tempo facendo funzionare le cose molto velocemente, questa è l'architettura di cui hai bisogno", ha detto Mitra.
Sebbene entrambe queste nuove nanotecnologie presentino vantaggi intrinseci rispetto alla tecnologia convenzionale a base di silicio, sono anche parte integrante dell'architettura 3D del nuovo chip, hanno affermato i ricercatori.
Il motivo per cui i chip di oggi sono 2D è perché fabbricare transistor di silicio su un chip richiede temperature di oltre 1.800 gradi Fahrenheit (1.000 gradi Celsius), il che rende impossibile sovrapporre i circuiti di silicio uno sopra l'altro senza danneggiare lo strato inferiore, i ricercatori hanno detto .
Ma entrambi i transistor a nanotubi di carbonio e RRAM sono fabbricati a temperature inferiori a 392 gradi F (200 gradi C), quindi possono essere facilmente sovrapposti al silicio senza danneggiare i circuiti sottostanti. Ciò rende anche l'approccio dei ricercatori compatibile con l'attuale tecnologia di produzione di chip, hanno affermato.
L'accatastamento di molti strati uno sopra l'altro potrebbe potenzialmente portare a un surriscaldamento, ha detto Mitra, poiché gli strati superiori saranno lontani dai dissipatori di calore alla base del chip. Ma, ha aggiunto, quel problema dovrebbe essere relativamente semplice da progettare, e la maggiore efficienza energetica della nuova tecnologia significa che prima viene generato meno calore.
Per dimostrare i vantaggi del suo design, il team ha creato un prototipo di rivelatore di gas aggiungendo un altro strato di sensori basati su nanotubi di carbonio sulla parte superiore del chip. L'integrazione verticale significava che ciascuno di questi sensori era direttamente collegato a una cella RRAM, aumentando notevolmente la velocità con cui i dati potevano essere elaborati.
Questi dati sono stati quindi trasferiti al livello logico, che stava implementando un algoritmo di apprendimento automatico che gli ha permesso di distinguere tra i vapori di succo di limone, vodka e birra.
Questa è stata solo una dimostrazione, tuttavia, ha detto Mitra, e il chip è altamente versatile e particolarmente adatto al tipo di approcci di rete neurale profondi e pesanti che supportano l'attuale tecnologia di intelligenza artificiale.
Jan Rabaey, professore di ingegneria elettrica e informatica all'università della California a Berkeley, che non era coinvolto nella ricerca, ha dichiarato di essere d'accordo.
"Queste strutture possono essere particolarmente adatte a paradigmi computazionali alternativi basati sull'apprendimento come sistemi ispirati al cervello e reti neurali profonde, e l'approccio presentato dagli autori è sicuramente un grande primo passo in quella direzione", ha detto al MIT News.
